内存墙不是新问题，但推理场景让它变得更尖锐

结论很直接：AI芯片的性能瓶颈正从算力转向数据搬运。训练阶段需要反复读写梯度与激活值，推理阶段则要在极低延迟下完成权重加载与KV缓存访问，两者对内存带宽和容量的诉求方向不同，却共同指向同一个约束——内存墙。看球宝行业资讯栏目在梳理公开技术资料时注意到，算力峰值的增长速度长期快于高带宽存储带宽的增长速度，这一剪刀差在长上下文推理场景中被进一步放大。

从公开的芯片规格书可以看到，主流训练芯片的单卡显存容量与带宽仍在逐年抬升，但单卡能承载的模型规模终究有限，多卡并行带来的通信开销又吃掉了一部分有效算力。看球宝认为，理解内存墙的关键不在于比较某一代产品的参数高低，而在于看清不同技术路径各自解决的是带宽、容量还是能效问题。

路径一：HBM代际迭代仍是主线，但边际收益在收窄

高带宽存储的堆叠层数与单堆带宽持续提升，是过去几代AI加速卡最直接的带宽来源。看球宝观察到，HBM的演进节奏相对清晰：更多堆叠层数、更宽的接口位宽、更先进的基底裸片工艺。对训练芯片而言，这条路径的确定性最高，产业链配套也最成熟。

  • 带宽提升直接缓解权重加载压力，对推理首字延迟改善明显；
  • 容量提升决定单卡可承载的模型参数量与批处理规模；
  • 功耗与散热成为新的约束，高堆叠带来的热密度需要封装与系统层面协同设计。

但边际收益收窄也是事实。当堆叠层数继续增加，良率与成本压力同步上升，单纯依靠HBM扩容来喂饱算力的性价比在下降。看球宝在整理产业公开信息时发现，越来越多设计方开始把目光投向存储之外的环节。

路径二：近存计算与存内计算，把搬运距离压到最短

如果说HBM是在现有架构下加宽管道，近存计算则是把计算单元搬到数据旁边。看球宝梳理公开研究资料后判断，近存计算在推理场景的吸引力正在上升，原因在于推理对通用性的要求低于训练，允许针对特定算子做架构层面的定制。

存内计算的想象空间更大，但工程化难度也更高。模拟计算的非理想特性、外围电路开销、以及与现有软件栈的兼容问题，都是公开讨论中反复出现的难点。看球宝提醒读者，这一方向目前更适合用“技术储备与特定场景验证”来定位，而非普适性替代方案。

路径三：Chiplet与先进封装，用系统级思路绕开单芯片极限

Chiplet的价值在于把大芯片拆成可复用的芯粒，再通过先进封装在封装体内完成高密度互连。看球宝注意到，这条路径同时回应了三个问题：大尺寸裸片的良率经济性、不同功能模块的工艺选型自由度、以及存储与计算芯粒的近距离集成。

  • 计算芯粒可采用更先进制程，I/O与存储接口芯粒留在成熟制程，成本结构更合理；
  • 封装内互连带宽介于片内与板级之间，为内存墙提供了一种折中解法；
  • 设计复杂度从芯片设计部分转移到封装协同设计与热管理，产业链分工随之调整。

对球迷读者来说，这套逻辑其实不难类比：单前锋再强也需要中场输送，把传球距离缩短、把接应点放到更近的位置，整体进攻效率才会提升。看球宝在安卓与Windows电脑版客户端上持续更新相关产业动态，方便读者随时对照公开资料做交叉核验。

三条路径不是替代关系，而是分层组合

看球宝的总体判断是：HBM负责主干带宽，近存与存内计算负责特定热点，Chiplet与先进封装负责系统级集成，三者更可能是分层组合而非彼此取代。对关注AI芯片的读者而言，与其追逐单点参数，不如跟踪三条路径在公开文献与产品规格中的落地节奏。看球宝行业资讯栏目会继续以可核验信息为基础，做趋势梳理而非结论背书。